常見問題
|
|
|
|
|
|
半導體/IC測試解決方案
|
|
|
33XX Series Tester Training >Hardware > K 機
|
|
Q1.
AC timing K機K 到哪裡?
AC timing K機K 到哪裡?
|
|
PE卡的pogo-pin端.
|
|
Q2.
有時看貴司在更換Craft作業版本,常常關機後,才重新更換,而且一更換後還要重新K機,相當耗時,能否更換版本後,不必重新K機,而馬上使用?
有時看貴司在更換Craft作業版本,常常關機後,才重新更換,而且一更換後還要重新K機,相當耗時,能否更換版本後,不必重新K機,而馬上使用?
|
|
由於更換Craft的作業系統時,是因為客戶端有些需求,以及在Chroma 機台上新增一些特殊的Statement,及改正一些小問題, 所以此時在SW端,會有時更改到Tester 的 share momery與 download code,share momery 所存的為K機資訊,所以更換新的Craft時, 系統會可能更換share momery位置,故更換新Craft時,重新開機後,會重新initial download code , 才可順利開機,而重新K機,會將K機資料存到該存的新 share momery位置,故要更新Craft最好關閉tester,更新完後要K機
:
|
|
|
|
|
|
33XX Series Tester Training >Hardware > Spec
|
|
Q1.
Capture Memory 的Resolution多少 ?
Capture Memory 的Resolution多少 ?
|
|
1.25nS
|
|
Q2.
使用double mode最快可以跑幾MHz,如果跑超過可容許的速度會不會出現error message?
使用double mode最快可以跑幾MHz,如果跑超過可容許的速度會不會出現error message?
|
|
1、Normal Pattern 的 Data Rate 最高是 25Mhz,double mode 的 Data Rate 最高是 50Mhz。 2、超過最高 Data Rate 之後的 Fail 現象,硬體的錯誤是無法預期的、隨機的,任何的應用都應該避免。
|
|
Q3.
在pattern中使用DPS此u_instruction需要間隔多久?
在pattern中使用DPS此u_instruction需要間隔多久?
|
|
50uS
|
|
Q4.
FRUN_CLK中的period?
FRUN_CLK中的period?
|
|
硬體本身可以產生小到5ns 的週期的Free run clock
|
|
Q5.
RPM、SPM與FPM有哪些差異?
RPM、SPM與FPM有哪些差異?
|
|
SPM具有最大的 Pattern 深度。 RPM有支援LCD micro instruction,且JUMP等UI沒有任何限制。 FPM支援ALPG功能。為放在FPGA中比較快速的 memory。
|
|
Q6.
3360P2 FT direct mount 是否能跑50Mhz,DBL又是何種模式?
3360P2 FT direct mount 是否能跑50Mhz,DBL又是何種模式?
|
|
3360 與 3360P2 其IO board機頻Base on 50Mhz,所以是可以run 50 Mhz. 而Chroma 機台由於在run 50Mhz的pattern時,受到一些 Micro instruction的影響,如Jump ,repeat等影響,所以必須更改這些pattern,更改方式有在APP_DOC文件中有敘訴 . 而DBLmode與SC 312不同的地方是在,由於SC312是犧牲沒有assign 的test channel去與為了run 50Mhz 的test pin 做倍頻,所以會犧牲相當多test channel,達成其目標,而 Chroma卻不必如此,Chroma是利用將特殊的micro instraction拆成FPGA可以讀取類似無micro instruction 的 pattern,所以會更改到欲run 50Mhz 的pattern,故須利用 APP_DOC的方式去更改pattern!!!
|
|
Q7.
LXAWI的external trigger level為多少?
LXAWI的external trigger level為多少?
|
|
TTL準位(3.3V)即可.
|
|
Q8.
Windows strobe 的間隔是多少?
Windows strobe 的間隔是多少?
|
|
每10 nano second strobe 一次.
|
|
|
|
33XX Series Tester Training >Software > AC Progarmming
|
|
Q1.
3360P 是否可以指定下 Trig 在某一個 Address?
3360P 是否可以指定下 Trig 在某一個 Address?
|
可以, 我們的用法是在該行 address 的後面加上 UISYNC 這個 micro instruction, 然後從 Loadboard 上的 SYNC 的點拉出訊號作示波器的 trigger 訊號. 除了在 pattern editor 內下 UISYNC, 也可以用 plan debugger 的 PMA Trigger 直接寫 Pattern address來 trigger 示波器, 方便處是可以不用打開 pattern editor, load pattern 進來才可以 trigger 示波器, 而一般用法是 在test fail時, datalog 會 show fail pattern address, 將此 address 填入 PMA Trigger 內, 便可以由示波器來觀察 device 波形. (請見附檔)
|
|
Q2.
SET_CAPTURE_MEM_MODE Statemen FEOP_OFF & FEOP_ON 有何差異?
SET_CAPTURE_MEM_MODE Statemen FEOP_OFF & FEOP_ON 有何差異?
|
|
FEOP 就是 (Force End Of Pattern mode)的意思, FEOP_OFF & FEOP_ON 的差異. 一般的測試應用是當 Pattern 遇到 Fail 時,即停止執行; 但是 Capture Memory 的操做方式是希望經由 Fail 的產生,來把內一行時DUT的值抓回來,所以遇到 Fail 的時候,不能停下來,所以必須前破執行到 Pattern 完畢。 例如 pattern 有9萬行其中 run 到1 萬行fail, 若在Statemenet 下 FEOP_ON 就強制將其餘 8 萬行 run 完 不管pass/fail. 若是 FEOP OFF run 到fail, pattern 停住.
|
|
Q3.
在Pln File裡 , HW_BIN_DEF 與SW_BIN_DEF擺放的位置是否有限制
在Pln File裡 , HW_BIN_DEF 與SW_BIN_DEF擺放的位置是否有限制
|
|
目前沒有,User可隨意置放.
|
|
Q4.
IMATCH 若要Serial MATCH “ HLHL ” 要如何做, 限制為何?
IMATCH 若要Serial MATCH “ HLHL ” 要如何做, 限制為何?
|
|
sequential match 目前沒有support,只能用 app-solution 解決, 方法如下---> by Judge_Pat, pattern分段執行,sequential match 之 pattern, 利用FAIL REJUDGE 來達到此功能
|
|
Q5.
在pattern中可不可以更改timing set?
在pattern中可不可以更改timing set?
|
|
可以的.
|
|
Q6.
可不可以在一隻pattern中jump到另一隻pattern的Globe label?
可不可以在一隻pattern中jump到另一隻pattern的Globe label?
|
|
可以,但有一些限制。 a. jump不可設定在pattern結束的地方。 b. 在SPM中jump與jump之間至少要隔320ns。
|
|
Q7.
在pattern中使用”U””S””R””T”等pattern symbol時,pattern可以跑50MHz嗎?
在pattern中使用”U””S””R””T”等pattern symbol時,pattern可以跑50MHz嗎?
|
|
可以的.
|
|
Q8.
在同一支pattern中JCONT是否有使用次數上的限制?
在同一支pattern中JCONT是否有使用次數上的限制?
|
|
無.
|
|
Q9.
Pattern的命名長度
Pattern的命名長度
|
|
含資料路徑不可超過255字元.
|
|
Q10.
超過25MHZ的測試程式為什麼要將PATTERN的寫法略做改變
超過25MHZ的測試程式為什麼要將PATTERN的寫法略做改變
|
|
3360的PATTERN RATE是可以到達50MHZ,但是u-in不行, 所以在DBL 時定義了u-in必須下在EVEN VECTOR.
|
|
Q11.
同一支PATTERN可否有多個VECTOR做MATCH
同一支PATTERN可否有多個VECTOR做MATCH
|
|
可以; 但如果同時連續多個VECTOR做MATCH (Sequence Match) not support .
|
|
Q12.
Double mode用法
Double mode用法
|
|
每兩行vector執行一次,同時u-c要下在第一行.
|
|
Q13.
Imatch 如何使用有何限制?
Imatch 如何使用有何限制?
|
|
以LS299為例子進行說明,請參閱附檔說明.
|
|
Q14.
Pattern中的RPT micro instruction會不會增加memory的深度與影響到執行的速度?
Pattern中的RPT micro instruction會不會增加memory的深度與影響到執行的速度?
|
|
1、除了 TSn外,所有的 UI 都是與 Pattern Vector同一行被執行,執行的結果下一個Vector看得到。 2、TSn與 Pattern Vector同一位置被執行,執行的結果反應在同一行的 Pattern上。 3、ALPG的UI因為是 Pattern 的一部份,和 Pattern Vector 同一行被執行,結果也是在同一行被看到。
|
|
Q15.
pattern 最後一行是否可以使用 UI?
pattern 最後一行是否可以使用 UI?
|
|
1、TSn(Time Set) 可以在最後一行使用。其他不行。 2、或在最後一行加一行DUMMY address 。
|
|
Q16.
UI 的 Time Set 能 change on FLY 有限定使用次數嗎?
UI 的 Time Set 能 change on FLY 有限定使用次數嗎?
|
|
Time set可以change on FLY,沒有使用上次數限制。
|
|
Q17.
Judge_pat 的 module_name+100, 會跑100 行還是101 行?
Judge_pat 的 module_name+100, 會跑100 行還是101 行?
|
|
101行.
|
|
Q18.
TFTM 能否取出每一個 count 量到的時間值?
TFTM 能否取出每一個 count 量到的時間值?
|
|
不行, 這個 count 是硬體直接處理掉的, 並沒有紀錄下分別的時間.
|
|
Q19.
AWI pattern trigger 是否能 by step 做trigger 動作, 如sc_312 一樣?
AWI pattern trigger 是否能 by step 做trigger 動作, 如sc_312 一樣?
|
|
可以的, 只要在pattern level setting 每個 step都下 #P? 即可
|
|
Q20.
LOAD_AWG_PAT中的rpt cnt最大可以填多少?
LOAD_AWG_PAT中的rpt cnt最大可以填多少?
|
|
最大可以填的參數為4096
|
|
Q21.
ePXI_LOAD_AWI_PAT 裡的 attri 1代表意義為何?
ePXI_LOAD_AWI_PAT 裡的 attri 1代表意義為何?
|
|
Attri 是將NI Board 所需的設定 or 動作 附加到 Attri 裡 如 4461 board (WG_data / sample_rate / offset 等….) 作為NI PXI function 傳遞參數用
|
|
Q22.
PIN_INC搭配Multi_site的運作方式?
PIN_INC搭配Multi_site的運作方式?
|
|
在PIN_INC中是以一次一根Pin的方式進去迴圈執行,如果在多個site的PMU皆沒有衝突的情形下則可以合併在一次的量測中跑完,若是PMU有衝突的情形下則需要多次的量測。
|
|
Q23.
SQPG上BUSY的意義
SQPG上BUSY的意義
|
|
當JUDGE PATTERN,BUSY=1;否則BUSY=0
|
|
Q24.
JUDGE_OS SOURCE
JUDGE_OS SOURCE
|
|
JUDGE_OS是由 PPMU 的 Force-I 搭配 Judge-V 來完成, Force-I 是由PPMU電路完成,Judge-V由PE元件的 Comparator完成。這是 Per Pin 的 Resource,所以全部的 IO Pin 可以一次同時完成量測。
|
|
Q25.
IMATCH可否提供MUTI SITE PARAL TEST?
IMATCH可否提供MUTI SITE PARAL TEST?
|
|
可以.
|
|
Q26.
一個TEST DUT可否有多根TEST PINS,同一VECTOR做MATCH
一個TEST DUT可否有多根TEST PINS,同一VECTOR做MATCH
|
|
可以.
|
|
Q27.
使用SET_FAIL_BIN使用上的注意點?
使用SET_FAIL_BIN使用上的注意點?
|
|
在使用SET_FAIL_BIN時,由於SET_FAIL_BIN是放在任何 JUDGE 之前, 假若item 中有數個 JUDGE 皆要分不同的 BIN 需要將程式稍微修改,是因為在 Chroma 機台上, 由於分 BIN 是在 test item 結束時去分的 ,若item之中有在中段發生fail 時,Chroma 機台上的設計是還會把此 item 測完,並不會在發生 fail後跳出item分 BIN , 故若使用 SET_FAIL_BIN時,若item 中發生1 次以上的Fail ,其分BIN將會後面BIN蓋前面該分的BIN,故要避免此問題需將程式略做修改!!!
|
|
Q28.
是否可以用兩根pin同時去驅動同一根DUT Pin,利用兩個pin的marker的設定而達到倍頻的效果?
是否可以用兩根pin同時去驅動同一根DUT Pin,利用兩個pin的marker的設定而達到倍頻的效果?
|
|
可以的.
|
|
Q29.
可否設定RZ波形然後將DT0設定在0ns而DT1設在timing的結束點,如此可以使用RZ造出NRZ波形?
可否設定RZ波形然後將DT0設定在0ns而DT1設在timing的結束點,如此可以使用RZ造出NRZ波形?
|
|
可以的,將DT1設為-1(代表Marker不存在)如此即可用RZ format造出NRZ波形。
|
|
Q30.
Free run clock如何與pattern達到同步?
Free run clock如何與pattern達到同步?
|
|
default 1st cycle 已與 pattern T0 點同步,使用 FRUN_CLK_MODE可以達到與pattern的同步。參考超連結附檔。
|
|
Q31.
如果產品輸出波形不固定,且波形與波形間有突波產生,當要判定該項為Pass or Fail時,是否有solution可解決 ?
如果產品輸出波形不固定,且波形與波形間有突波產生,當要判定該項為Pass or Fail時,是否有solution可解決 ?
|
|
有的,目前有幾種方式可解決該問題 a.卡 Level 的Vol b.若波形突波的位置固定,可用Search的方式去Catch後再行處理 c.若波形突波的位置不固定,則需看實際的狀況以程式進行微調與處理
|
|
|
|
|
|
33XX Series Tester Training >Software > Utilty
|
|
Q1.
pattern 是否可以只compile/load 目前正在 debug 的部分 pattern 檔?
pattern 是否可以只compile/load 目前正在 debug 的部分 pattern 檔?
|
|
不行, 必須在 .pln 檔裡mask 掉沒有 compile/load 的 pattern 的JUDGE_PAT, 因為系統在 load 程式的時候會去檢查, 如果有找不到可以對應的 pattern, 會強制 unload 程式, 避免誤動作 .
|
|
Q2.
Pattern source compiler 成 pdz or pdt file , pdz or pdt file是否能 uncompiler 成 pat file .
Pattern source compiler 成 pdz or pdt file , pdz or pdt file是否能 uncompiler 成 pat file .
|
|
不行, 也沒有此必要. 因為CRAFT system control 在AE有 Pattern Editor Tool 只要 將Pdt file load 進Pattern Editor Tool 在save 出來即可.
|
|
Q3.
pattern 內如果 TS 都沒寫會如何? 會有預設是哪一組timing set 嗎?
pattern 內如果 TS 都沒寫會如何? 會有預設是哪一組timing set 嗎?
|
|
Compiler 會檢查第一行的 pattern 必需要填上 TS, 否則會出現Error message .
|
|
Q4.
有時在Load 程式後,按test 測試,會出現 Fail_to_load pattern,這是何種狀況?
有時在Load 程式後,按test 測試,會出現 Fail_to_load pattern,這是何種狀況?
|
|
會發生此種狀況有以下幾點可以注意: 1. Pattern 可能有更改過,而沒有重新Compiler,此時重新 make file後即可 !!! 2. 注意在system control window上 有一 Reload pattern是否被前人開為 “Reload pattern off ”模式,若為此模式,請將此 icon點一下變為 Reload pattern on後即可重新test !!! 3. 在同一隻 test program中,有呼叫太多隻 .ppo的檔案,此時由於pattern 佔用SPM momery 太多,而沒有理由覆蓋已經load進去的pattern,塞暴SPM momery,此時需按system control window上 有一 “start_up “ icon 後,稍等後可重新 test !!! 4. 在 test program 中,pattern中的lable 與program 中的設定不同或不存在,也會發生,此時請重新Check 程式!!!
|
|
Q5.
Programming 中使用 Histogram 該如何?
Programming 中使用 Histogram 該如何?
|
|
Histogram處理是依據Test Number下的Judge command,所以在你要取Histogram的Judge command之前都必須搭配一個Test Number給它,請參考附件Example.
|
|
Q6.
使用 UISYNC 是否能在logic_waveform tool 看見 Trigger 的波形.
使用 UISYNC 是否能在logic_waveform tool 看見 Trigger 的波形.
|
|
1、不行, UISYNC 是屬外部 Trigger 故在 tool 是看不見. 2、若想要在 waveform tool 看見 Trigger 就需在 .dec 中加入 TRG pin type, SW Pattern Editor/TCM Support TRG pin 之 level/timing/format/pattern 設定, 即可達到 與pattern同步, Logic-Waveform utility 。但會犧牲掉一根Trigger Pin
|
|
Q7.
Chroma的3360系列機台,據說Fail log 的筆數只有1024筆,若如果Fail筆數超過1024筆,如ATPG等pattern 該如何Show出所有fail好給Designer看?
Chroma的3360系列機台,據說Fail log 的筆數只有1024筆,若如果Fail筆數超過1024筆,如ATPG等pattern 該如何Show出所有fail好給Designer看?
|
|
3360 與 3360P2 其IO board雖然Datalog是只能秀1024筆 fail log,但是若超過1024筆時,show不出來,此時可以利用 Craft 中Pattern Editor tool,這個tool可以把所有的fail秀出來. 可以將所有fail的address標出,其原理是利用,雖然fail log只有1024筆資料,但是其可以第一次秀出1024筆後,再對此 pattern做re_excuite動作後,此時再從第1025筆fail秀出,然前1024筆fail資料會延用第一次fail的資訊. 所以若pattern過大,那麼必須等一些時間,秀完後可以以 tool中的file 存檔,並且可以利用Learn的動作,記錄現在 pattern的真正pass資訊,但是前提必須為Device是穩定,並且condition是正確的,不然會有問題 !!!
|
|
Q8.
量產能否記錄 pattern fail 的 cycle 數?
量產能否記錄 pattern fail 的 cycle 數?
|
|
沒有提供這樣的功能.
|
|
|
|
|
|
|
|
|
|
|
|
電氣安規測試解決方案
|
|
|
General
|
|
Q1.
為何產品要進行電氣安規測試?
為何產品要進行電氣安規測試?
|
|
這是許多產品製造商最想問的一個問題,當然最普遍的回答是"因為安規標準中有規定。" 若您能深入了解電氣安規的背景,便會發現它背後所隱含的責任與意義。電氣安規測試雖然在生產線佔了一點時間,但它卻能讓您降低產品因電氣危害而回收的風險,第一次就做對,才是降低成本並維護商譽的正確方法。
:
|
|
Q2.
安規標準的章節包含哪些?
安規標準的章節包含哪些?
|
|
安規標準的章節包含簡介、意義、效能測試、生產線測試、標示及附錄。對電氣安規測試而言,其中最重要的就是效能測試(performance tests )及生產線測試(production tests),效能測試包含所有初期產品的效能測試,包含電氣傷害(electric hazard )、能量(energy)、火災防止(fire)及機械結構(mechanical hazard)。這些測試也會寫到生產線測試中,但部份測試因耗時而無法在生產線上適用,因此部份安規標準將效能測試與生產線測試分開說明。安規標準的內容將決定產品的安全係數,例如醫療設備因其常與病患接觸,理應安全係數高於其他產品。
:
|
|
Q3.
何謂電氣傷害(Electrical Shock)?
何謂電氣傷害(Electrical Shock)?
|
|
造成電氣傷害的因素有很多種,其中最主要的是電流經過人體所造成的電氣傷害。此類電氣傷害對人類具有直接的影響性,傷害的嚴重性依電能的大小,溼度,接觸面積等有所不同。想像你在浴缸裡泡澡時,突然運作中的吹風機掉落在浴缸裡,這樣的情況,使得電流從吹風機經過你的身體而流向地面。此時,你的心臟出現不規則心悸、血壓下降,造成不可挽回的悲劇。
:
|
|
Q4.
電氣傷害的測試主要有哪些?
電氣傷害的測試主要有哪些?
|
|
電氣傷害的測試主要分為以下四種:
耐壓測試(Dielectric Withstand / Hipot Test):耐壓測試在產品的電源端與地端電路上,施以一高壓並量測其崩潰狀態。
絕緣電阻測試(Isolation Resistance Test):量測產品電氣絕緣狀態。
漏電流測試(Leakage Current Test ):檢測AC/DC電源流至地端的漏電流是否超過標準。
接地保護測試(Protective Ground):檢測可接觸之金屬機構等部位是否有確實接地。
:
|
|
Q5.
如何選擇正確的安規測試設備
如何選擇正確的安規測試設備
|
|
選擇安規測試設備的第一步就是了解到您本身的基本需求,其來自於貴公司產品所須符合之安規標準、為提昇產品功能所需之測試以及成本與效益的考量。優良的安規測試設備除了本身須符合測試設備相關之安規標準外,也應針對不同產品之測試項目、測試輸出範圍與要求,達到正確且有效率的測試。
對於某些實驗室與生產線,輔助配件、治具及軟體操控可增進測試效率,像是高壓槍、氣動治具、遠端控制盒,可由測試設備之介面直接控制觸發或是interlock的控制,不但可減少人員電氣傷害,更可增進產線自動化的效益。
:
|
|
Q6.
放電能力在安規測試中有何影響?
放電能力在安規測試中有何影響?
|
|
幾乎所有的待測物皆具有電容性,當直流測試時會有電容充電現象。為避免測試人員發生電氣危害,在測試結束時須有電路進行放電至規範電壓值,而電容性愈高放電時間愈久,直接影響到生產的流暢性。優良的安規測試設備具有可靠且快速的放電電路,為生產者帶來經濟效益。
:
|
|
Q7.
測試連結是否不良?
測試連結是否不良?
|
|
在測試的過程中,可能會發生待測物未接觸或接觸不良的情況,尤其在重視效率的生產線上更容易發生。未接觸、接觸不良、測試線破損或短路的待測物在測試時,會將不良品被判定為良品或使設備損害,造成不必要的風險成本。因此有些安規測試設備會以電流限制的檢測(Low limit or high limit)來判斷是否有不當接觸,但此法之干擾因素過多,無法有效判斷。優良的安規測試設備會以更精密的判斷方法(OSC),有效過濾短路待測物或判斷電路接觸不良,節省廠商生產成本。
:
|
|
Q8.
為何安規測試人員需要更多的操作訓練?
為何安規測試人員需要更多的操作訓練?
|
|
所有操作測試設備的人員,皆須接受基本的電子理論訓練,了解到電流對人體的影響,如何去避免受到電氣傷害,測試環境的熟悉以及當發生緊急情況時的應變措施。而有些測試設備更具有鎖定(interlock)功能,來防止不當的操作。當人員了解前面所述之項目後,再講解操作程序與測試目的等項目,詳述當發生不良品或測試失敗時的情況以及如何因應。由於安規測試多為高壓或大電流測試,測試人員應特別注意.
:
|
|
Q9.
安規標準對於測試環境是否有特殊的要求?
安規標準對於測試環境是否有特殊的要求?
|
|
針對製造商或是測試實驗室的測試人員安全, 在歐洲早已行之多年.不論是電子電器、資訊科技產品、家用電器、機械工具或其他設備的製造商及測試人員, 在各項的安規法規裡都有章節去規定. 不論是UL, IEC,EN都有,其中內容包括測試區域標示(人員位置、儀器位置、DUT位置)、設備標示(清楚標示"危險"或是測試中的項目)、設備工作台等相關設施的接地狀態、各測試設備的電氣絕緣能力(IEC 61010)。
:
|
|
Q10.
安規相關網站連結
安規相關網站連結
|
|
:
|
|
|
|
AC/DC Dielectric Withstand Test (HIPOT Test)
|
|
Q1.
何謂耐壓測試?
何謂耐壓測試?
|
|
耐壓測試是最常見的安規測試之一,常見的dielectric withstand、high potential、hipot test都是指耐壓測試。耐壓測試的主要目的測試DUT(Device under Test)的絕緣能力。故當設備在運作時,對測試點施以一高壓,測試是否有絕緣破壞(Breakdown)或電氣閃絡(Flashover/ARC)發生。
:
|
|
Q2.
在安規中絕緣有幾種類型?
在安規中絕緣有幾種類型?
|
|
絕緣類型分為四種:基本絕緣(Basic)、輔助絕緣(Supplementary)、雙重絕緣(Double)以及加強絕緣(Reinforced)。由於產品內部可能因灰塵過多、潮溼或是其他原因導致沿面放電,因此也須以耐壓測試判斷產品內部電路設計是否有沿面距離或絕緣不足等問題。
:
|
|
Q3.
在AC耐壓測試時,為何需要real current 的判斷?
在AC耐壓測試時,為何需要real current 的判斷?
|
|
AC輸出總電流(total current)可能因部份內部容抗而造成與真實測試電流(real current)之間的差異。電流在輸出時,若受到較大容抗時,反應電流(reactive)會較大,而使得真實測試電流相對變小。若無法準確測量輸出電流與加以補償,會造成測試上的盲點。
:
|
|
Q4.
在DC耐壓測試時,為何需要緩升時間?
在DC耐壓測試時,為何需要緩升時間?
|
|
DC耐壓測試通常會需要加上緩升時間以及放電時間,因為大多的DUT具有電容性而會導致充電電流產生。為了使充電變位電流(charge current)穩定,需要緩升時間來緩衝,才不會因充電電流而導致漏電流過高,進而判斷為不良品(FAIL)。
:
|
|
Q5.
在做耐壓測試時,為何需要緩降時間?
在做耐壓測試時,為何需要緩降時間?
|
|
耐壓測試會使DUT充電,因此在耐壓測試結束時須一段時間來進行放電,優良的耐壓測試設備會將放電時間減至最少,並且在未達放電標準前會明顯標示危險警告,以防止測試人員不當接觸而受到電氣傷害。
:
|
|
Q6.
何謂flashover 電氣閃絡(ARC)?
何謂flashover 電氣閃絡(ARC)?
|
|
安規標準中明顯指出不得有絕緣破壞(Breakdown)發生,而部份安規標準更要求不得有電氣閃絡(Flashover/ARC發生,但並無絕對測試標準。ARC是屬於電氣放電的一種,當ARC發生時已表示絕緣能力已不足,若多次的ARC發生,則會導致絕緣破壞。
:
|
|
Q7.
為何需要做電壓補償?
為何需要做電壓補償?
|
|
在耐壓測試中,測試電壓的標準是判斷良品的主要因素之一。許多耐壓測試設備以變壓器將低電壓轉換為高電壓後輸出,但儀器的內部阻抗會造成分壓,尤其在一些品質不良的耐壓測試設備中,實際輸出電壓無法達到安規標準。為避免失誤判定為良品而造成不必要的困擾,優良的耐壓測試設備會以自動增益補償(Auto Gain Compensation)修正與補償電壓至所須電壓值,並將電壓表設計於輸出端,以便正確量測輸出電壓是否不足。
:
|
|
|
|
Ground Bond Test
|
|
Q1.
何謂接地阻抗測試?
何謂接地阻抗測試?
|
|
接地保護有二種測試方法:接地連續測試(Ground Continuity test, GC)及接地連接測試(Ground Bond test, GB)。接地保護測試的目的在於不讓使用者在不當電流產生時,電流會流向大地,接觸機體則不會導致電氣危害。
:
|
|
|
|
Insulation Resistance Test
|
|
Q1.
何謂絕緣電阻測試?
何謂絕緣電阻測試?
|
|
絕緣阻抗測試和直流耐壓測試是非常相似的,於相關連的兩點施以直流電壓(50~1000V),可判定良品及不良品。絕緣阻抗測試為非破壞試驗,且能偵測絕緣是否良好,在某些規範中,是先做絕緣阻抗測試再進行耐壓測試,而絕緣阻抗測試無法通過時,往往耐壓測試也無法通過。
:
|
|
|
|
Leakage Current Test
|
|
Q1.
何謂漏電流?
何謂漏電流?
|
|
當電流經過絕緣阻抗後溢出,稱之為漏電流(Leakage current),當漏電流經由人體接觸,使電流經過人體後流向Earth,即造成電氣傷害。漏電流測試與耐壓測試、接地保護測試的不同處,在於設備是在運作狀態下做測試。漏電流測試中會加上一個人體模擬阻抗電路,可模擬在真實情況下漏電流經過人體的大小。
:
|
|
Q2.
產品的絕緣類型有哪些?
產品的絕緣類型有哪些?
|
不論是國家標準法規或地區標準法規,漏電流的標準依產品之絕緣類型而有所不同。“CLASSI, II ,III” 主要是考慮產品的絕緣系統,源自IEC體系,簡單解釋如下:
- CLASS I 是指產品的防觸電保護不僅依靠基本絕緣,而且還包括接地方式。
- CLASS II是指產品的防觸電保護不僅依靠基本絕緣,而且還包括附加的安全措施,例如雙重絕緣或加強絕緣,但沒有接地或依賴安裝條件的保護措施。
- CLASS III是指產品的防觸電保護依靠電源電壓為安全特低電壓(SELV),並且其中不會產生危險電壓。
:
|
|
Q3.
漏電流共分為哪幾種?
漏電流共分為哪幾種?
|
|
漏電流依不同安規而有不同的測試模式,也依不同的測試點而有不同的漏電流標準。最常見的為電流從經過待測物流向電源E端,人體接觸到產品E端時會導致感電,稱之為對地漏電流(Earth Leakage Current)。對地漏電流測試時電源端輸入110%額定電壓,加上人體模擬電路,並判斷經過人體模擬電路之電流值是否超過漏電流限制值。另外還有病患漏電流、病患從屬漏電流等不同漏電流測試。
:
|
|
Q4.
為何醫療設備安規標準這麼重視漏電流測試?
為何醫療設備安規標準這麼重視漏電流測試?
|
|
醫療設備的定義為與病患(大多法規指為人類,歐規則指人類及動物)有物理或電氣上的接觸,用於診斷、治療、監控之設備。醫療設備的漏電流測試注重在Applied part-在一般使用情況下,以物理方式接觸病患或病患須碰觸的配件或設施,如探針、心電圖、血壓棒、手術台等。漏電流皆會對病患及相關人員產生危害。
:
|
|
Q5.
何謂對地漏電流?
何謂對地漏電流?
|
|
產品運作時,電流從電源端經過待測物流向電源E端,人體接觸到產品E端時會導致感電,稱之為對地漏電流。
:
|
|
Q6.
何謂接觸漏電流?
何謂接觸漏電流?
|
|
產品運作時,電流從二種電源端經過待測物流向外殼、接點、鏍絲等產品可接觸部位(Accessible part),人體接觸時產生感電,稱之為接觸漏電流。
:
|
|
Q7.
何謂患者漏電流?
何謂患者漏電流?
|
|
患者漏電流共有三種測試。第一種是當產品運作時,電流從電源端經過applied part後流向地端;另一種測試為將電力來源以110%最高使用電壓施加於MD上,讓電流經過applied part、accessible part後流向地端;第三種測試,將電力來源 以110%最高使用電壓施加於SOP/SIP上,當產品運作時,電流從二個電源端經過applied part、MD後流向地端。
:
|
|
Q8.
何謂患者附屬電流?
何謂患者附屬電流?
|
|
當產品運作時,電流從一個applied part測試點經過MD後至另一個applied part測試點再流向地端
:
|
|
|
|
|
|
PXI 測試儀器及系統
|
|
|
General
|
|
Q1.
How reliable is your product?
How reliable is your product?
|
|
Chroma ATE is the premiere instrument maker in Taiwan. All of our products must go through ISO9001 certified design process, and must pass Highly Accelerated Life Testing (HALT) before production. All products are built in house, with our own SMT lines for quality control.
:
|
|
Q2.
I want to know how you can support me on production environment.
I want to know how you can support me on production environment.
|
|
Well, PXI is well suited for production T&M because of its plug-and-play feature. At Chroma, all the plug-in cards are Hot Swappable, so the production down time is minimized. Furthermore, all of our relay products uses two boards. All the control circuit is on the main board, and all the relays are on the daughter board. As you know relays go bad after awhile, and our approach made customer repair much easier.
:
|
|
Q3.
Why should I buy relay products from Chroma?
Why should I buy relay products from Chroma?
|
|
I would say VALUE. Our relay cards are every bit as good as others. We are also a good PXI citizen, our relay cards can be triggered via trigger bus, via external trigger, or under software control. All our relay products also have programmable delays, a must in critical applications.
:
|
|
|
|
|
|
|
|
|
|
|
|